Flip-Flop J-K SN74LS112N

Circuito integrado de lógica secuencial de la familia 74LS (TTL Schottky de baja potencia) que contiene 2 flip-flops J-K con entradas de preset y clear. Cada flip-flop cambia de estado en el flanco de bajada del reloj según sus entradas J y K: mantiene, pone en uno, pone en cero o invierte el estado almacenado. Viene en encapsulado DIP de 16 pines para montaje de inserción (THT).

• Función: 2 flip-flops J-K con preset y clear, disparo por flanco de bajada.
• Familia lógica: 74LS (TTL Schottky de baja potencia).
• Voltaje de alimentación: 4.75 V a 5.25 V.
• Tipo de salida: Complementarias (Q y Q negada).
• Encapsulado: DIP de 16 pines.
• Montaje: Inserción (THT).
• Número de parte: SN74LS112N.

HOJA DE DATOS